电脑桌面
添加考拉文库到电脑桌面
安装后可以在桌面快捷访问
标签“Verilog”的相关文档,共5条
  • Verilog硬件描述语言设计实例PPT课件.pptVIP

    西安邮电学院计算机系西安邮电学院计算机系西安邮电学院计算机系西安邮电学院计算机系Verilog HDLVerilog HDL 模块设计实例模块设计实例 1. 组合逻辑电路设计实例:[ 例 1] 八位带进位端的加法器的设计实例(利用简单的算法描述)module adder_8(cout,sum,a,b,cin);output cout;output [7:0] sum;input cin;input...

    2026-09-10发布 191 浏览 44 页 0 次下载 193.5 KB
  • Verilog任务和函数教学PPT课件.pptVIP

    第五章 任务和函数 第五章 任务和函数 第五章 任务和函数 第五章 任务和函数西安邮电学院计算机系西安邮电学院计算机系 如同高级程序设计语言中的过程和子程序,Verilog 语言提供了任务和函数来完成类似的功能。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入、传出任务和函数。任务和函数往往还是大的程序模块中在不同地点多次用到的相 同...

    2026-09-10发布 55 浏览 67 页 0 次下载 152.5 KB
  • 硬件描述语言Verilog HDL基础教学PPT课件.pptVIP

    Verilog HDL 基础 第一部分 初级篇 第一讲 Verilog 的基本概念26/9/92 硬件描述语言 HDL(Hardware Description Language) 是硬件设计人员和电子设计自动化 (EDA) 工具之间的接口,其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。1.1 硬件描述语言 HDL26/9/931.1 硬件描述语言 HDL 硬件描述语言利用计算机...

    2026-09-09发布 77 浏览 302 页 0 次下载 8.84 MB
  • 4数字集成电路设计PLD与Verilog教学PPT课件.pptxVIP

    数字集成电路设计今天的话题 数字集成电路设计流程 FPGA Verilog HDL3Design Abstraction Levelsn+n+SGD+DEVICECIRCUITGATEMODULESYSTEM课前摸底问题Verilog 中什么是 RTL? RTL 寄存器传输级( register-transfer level, RTL )是一种对同步数字电路的抽象模型,这种模型是根据数字信号...

    2026-09-07发布 108 浏览 229 页 0 次下载 1.94 MB
  • 北大数字集成电路Verilog符号标识PPT课件.pptVIP

    数字集成电路设计入门-- 从 HDL 到版图于敦山 北大微电子学系 第五章 Verilog 的词汇约定 (Lexical convention)1.理解 Verilog 中使用的词汇约定2.认识语言专用标记 (tokens)3.学习 timescale学习内容: 术语及定义1.空白符:空格、 tabs 及换行2.Identifier: 标志符, Verilog 中对象 ( 如模块或端口 ) 的名字...

    2026-08-24发布 127 浏览 22 页 0 次下载 108.5 KB
确认删除?
回到顶部
客服QQ
  • 客服QQ点击这里给我发消息